面试流程
一共三轮：一面（技术基础）→ 二面（项目深挖 + 手撕代码）→ HR 面，全程线上，每轮间隔 3~5 天。
一面：技术基础（45 分钟）
- 自我介绍，然后直接从简历上的项目开始问。
- 异步 FIFO：怎么设计？空满标志怎么产生？格雷码为什么能避免亚稳态？
- 跨时钟域处理：单 bit 信号怎么同步？多 bit 数据用什么方法？
- 时序约束基础：setup / hold time 是什么？违例了怎么修？
二面：项目 + 手撕（60 分钟）
- 把简历上第一个项目从头到尾讲了一遍，重点追问了总线协议的握手时序。
- 手撕代码：用 Verilog 写一个序列检测器（1011，可重叠），写完当场分析状态机。
- 反问环节我问了团队规模和培养机制，面试官很耐心。
HR 面（20 分钟）
常规问题：为什么选我们、职业规划、期望薪资、手里其他 offer 情况。
总结心得
- 异步 FIFO 和 CDC 是数字 IC 面试的必考题，建议把格雷码转换的电路图自己画三遍。
- 手撕代码不用追求一步写对，边写边讲思路，面试官更看重思考过程。
- 项目一定要准备"如果重做会怎么优化"这个问题的答案，二面几乎必问。