硬件面经 on 我的博客

A 公司面经

Tue, 18 Aug 2026 10:00:00 +0800

面试流程

一共三轮：一面（技术基础）→ 二面（项目深挖 + 手撕代码）→ HR 面，全程线上，每轮间隔 3~5 天。

一面：技术基础（45 分钟）

自我介绍，然后直接从简历上的项目开始问。
异步 FIFO：怎么设计？空满标志怎么产生？格雷码为什么能避免亚稳态？
跨时钟域处理：单 bit 信号怎么同步？多 bit 数据用什么方法？
时序约束基础：setup / hold time 是什么？违例了怎么修？

二面：项目 + 手撕（60 分钟）

把简历上第一个项目从头到尾讲了一遍，重点追问了总线协议的握手时序。
手撕代码：用 Verilog 写一个序列检测器（1011，可重叠），写完当场分析状态机。
反问环节我问了团队规模和培养机制，面试官很耐心。

HR 面（20 分钟）

常规问题：为什么选我们、职业规划、期望薪资、手里其他 offer 情况。

总结心得

异步 FIFO 和 CDC 是数字 IC 面试的必考题，建议把格雷码转换的电路图自己画三遍。
手撕代码不用追求一步写对，边写边讲思路，面试官更看重思考过程。
项目一定要准备"如果重做会怎么优化"这个问题的答案，二面几乎必问。

B 公司面经

Mon, 10 Aug 2026 14:00:00 +0800

面试流程

两轮技术面 + 一轮主管面，线下进行，一天面完。

一面：C 语言 + 操作系统（60 分钟）

static、const、volatile 三个关键字分别什么作用？
内存对齐：为什么对齐？#pragma pack 有什么坑？
中断上下文里能不能调用 printf？为什么？
现场写：反转一个链表的 C 代码，写完讲边界条件。

二面：项目 + 现场调试（75 分钟）

深挖了一个 RTOS 项目：任务调度、优先级反转怎么处理。
给一段有 bug 的驱动代码，当场找 bug（缓冲区溢出 + 竞态条件）。
问 I2C 波形：用示波器看的话，起停位、应答位长什么样。

主管面（30 分钟）

聊技术路线：偏驱动还是偏应用？有没有从 0 到 1 带项目的经历？

总结心得

C 语言三大关键字 + 内存对齐是嵌入式送分题，一定要答全。
现场找 bug 比手写代码更常见，平时多读 Linux 内核驱动代码有奇效。
中断上下文、原子操作这些概念要能说清楚"为什么"而不只是"是什么"。

C 公司面经

Sun, 02 Aug 2026 09:30:00 +0800

面试流程

两轮技术面，第二轮是技术总监面，节奏很快。

一面：基础（50 分钟）

MOS 管开关特性：导通条件、米勒平台怎么来的？
画一个 Buck 电路，讲电感电流连续/断续模式的区别。
数字地模拟地为什么要分开？单点接地还是多点接地？
现场看原理图：一块板子的电源入口保护电路（TVS、保险丝、共模电感）各自作用。

二面：项目复盘（70 分钟）

把一个完整的硬件项目从需求、选型、原理图、PCB、调试全链路讲了一遍。
追问：EMC 测试有没有做过？辐射超标怎么整改？
出一道题：给定输入输出规格，现场选一颗 LDO 并说明理由（压差、功耗、封装）。

总结心得

电源（Buck/LDO）是硬件岗最常考的模块，纹波、效率、热设计都要能聊。
EMC 经验是加分项，没有过整改经历也要知道常见手段（磁珠、屏蔽、layout）。
现场选型题考察的是"工程思维"，从功耗和散热倒推，别只背型号。

D 公司面经

Sat, 25 Jul 2026 16:00:00 +0800

面试流程

两轮技术面，一面基础、二面项目 + 综合。

一面：Verilog 与时序（55 分钟）

阻塞赋值与非阻塞赋值的区别，什么时候用哪个？
写一个 3 分频电路（占空比 50%），写完整理思路。
时序收敛：建立时间违例有哪些处理手段？（流水线、重定时、降频）
FPGA 内部资源：LUT、FF、BRAM、DSP 各自适合什么场景？

二面：项目 + 高速接口（65 分钟）

深挖了一个图像采集项目：DDR 读写带宽怎么算？帧率瓶颈在哪？
SerDes 基础：为什么高速接口要串行？预加重/均衡是干嘛的？
反问：问了部门做的产品方向和新人培养计划。

总结心得

时序收敛的方法论比工具操作更重要，把"为什么违例"讲清楚。
3 分频这种小电路要练到 30 秒画出结构、5 分钟写完代码。
FPGA 岗对高速接口（SerDes、DDR）的追问越来越多，提前准备。

E 公司面经

Sat, 18 Jul 2026 11:00:00 +0800

面试流程

两轮技术面 + HR 面，验证岗笔试在线完成。

一面：SV 基础（50 分钟）

面向对象：类、继承、多态在验证里怎么用？
mailbox、semaphore、event 三个机制各自解决什么问题？
随机化：rand 与 randc 的区别？约束里 soft 有什么用？
现场写：一个带约束的随机数据包生成器。

二面：UVM 与项目（60 分钟）

UVM 的验证平台结构：driver、monitor、scoreboard 怎么协作？
覆盖率：功能覆盖率怎么定义？收集不到覆盖点怎么处理？
项目追问：验证一个模块用了什么激励策略，发现过什么 bug？

HR 面（20 分钟）

常规问题 + 聊了薪资结构和工作地点。

总结心得

UVM 结构图要能默画，各组件职责一句话说清。
验证岗笔试常考 SV 语法细节，把《SystemVerilog for Verification》过一遍很值。
覆盖率是面试官最爱追问的点，准备一个"覆盖不上去怎么排查"的完整故事。

F 公司面经

Fri, 10 Jul 2026 13:30:00 +0800

面试流程

两轮技术面，偏实战，问得很细。

一面：SI 与仪器（50 分钟）

信号完整性基础：反射怎么产生？阻抗不连续有什么后果？
眼图怎么测？眼高、眼宽、抖动分别反映什么问题？
示波器带宽和采样率怎么选？为什么采样率至少要带宽的 2.5 倍以上？
现场问：一个高速信号测试不过，排查思路是什么？

二面：测试方案（65 分钟）

给一个产品规格书，现场设计测试方案：测哪些项、用什么仪器、判定标准。
追问：电源纹波怎么测？探头接地线为什么越短越好？
聊了自动化测试脚本（Python + 仪器控制）的经验。

总结心得

SI 基础（反射、串扰、时序）是测试岗的硬通货，比仪器操作更被看重。
测试方案设计考的是系统思维：先列风险点，再映射到测试项。
会 Python 写仪器控制脚本是明显加分项。